Durante la recente conferenza IEDM, TSMC, la potenza dei semiconduttori, ha delineato piani ambiziosi per sviluppare pacchetti di chip contenenti oltre un trilione di transistor entro il 2030. Questo obiettivo rivoluzionario fa parte della roadmap strategica di TSMC, che mira a sfruttare il potenziale della tecnologia di impilamento 3D e i progressi dai nodi N2 a N1.
La strategia dell'azienda prevede l'evoluzione dei progetti monolitici per supportare fino a 200 miliardi di transistor. Nell'ambito del suo programma previsionale, TSMC prevede l'introduzione di processi N2/N2P tra il 2025 e il 2027. In prospettiva, TSMC prevede di passare alle tecnologie A10 (1 nm) e A14 (1,4 nm) entro la fine del decennio.
Questa mossa è indicativa di un più ampio spostamento del settore verso architetture di chip modulari, una tendenza abbracciata anche dai concorrenti di TSMC, tra cui AMD e Intel. La progressione verso progetti più sofisticati e modulari dovrebbe soddisfare la crescente domanda di calcolo ad alte prestazioni e la sempre maggiore complessità delle attività di calcolo.
Questo articolo è stato generato e tradotto con il supporto dell'intelligenza artificiale e revisionato da un redattore. Per ulteriori informazioni, consultare i nostri T&C.